好久不见，今天给各位带来的是38译码器真值表，文章中也会对38译码器真值表逻辑化简进行解释，如果能碰巧解决你现在面临的问题，别忘了关注本站，现在开始吧！
利用38译码器实现Y=AB
1、用一片74LS138译码器和一片2-四输入与非门74LS20就可以实现，函数中的Y3，Y5，Y6，Y7是74LS138的输出端。
2、首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT(0-7)。
3、三八译码器原理就是把3位二进制码转换为8个一位2进制码的元件。也就是说3-8译码器的输入是3位二进制码3条脚（定义为A0、AA2），输出是8条脚（定义为Y0、YYYYYYY7）。
4、利用使能端能方便地将两个3-8线译码器组合成一个4-16线译码器，如图所示为两片74LS138（74HC138）组合成4-16线译码器。
5、假设A2是高位信号。由译码器原理可以知道，当AB＝1时，即CBA输入为110或者111。这时Y6或Y7有效。同理，当BC＝1时，即CBA输入为011或11这时Y3或Y7有效。所以只要将Y3，Y6，Y7接在一个三端的或门上就行了。
如何用38译码器构成全减器
自己把真值表画出来 A.被减数，B.减数，C.低位向本位的借位，P本位的差，P2本位向高位的借位。
全减器真值表如下：其中Ai和Bi表示二进制数的第i位，Ci表示本位最终运算结果，即就是低位向本位借位或本位向高位借位之后的最终结果，Di-1表示低位是否向本位借位，Di表示本位是否向高位借位。
同时，全减器可以采用74LS138三线—八线译码器实现。全减器真值表如下：其中Ai表示被减数，Bi表示减数，Di表示本位最终运算结果，即就是低位向本位借位最终结果，Ci表示低位是否向本位借位，Ci＋1表示本位是否向高位借位。
利用3/8译码器实现一位全减器与实现一位全加器异同如下：相同之处：都可以使用3/8译码器来实现。输入信号都包括两个二进制位（A和B）。
（6 ）无“使能”端双 4 通道选 1 数据选择器；（7 ）具有“使能”端的互补输出地单 8 选 1 数据选择器。
接片选译码器可以用低位线吗
从图中可以看出，这一3/8译码器的作用，其实就是将CBA的二进制数值分别转换为Y0~Y7中一根线的低电平信号。从图 1中的原理图来看，CS1与G1是相连的，即只有当CS1为高电平有效时，Y0~Y7才会有低电平信号输出。
、地址是人为定义的，在51单片机中P0口是低位地址8位与数据口8位分时复用，所有连接在地址总线上的器件，都必须有一个地址区间（地址块），例如，RAM 62256需要32Kbyte，0000H--7FFFH，就是一个片选信号。
-4线译码器我们以74xx139 为例，将两个的输入高位与高位，低位与低位连接起来，版就是两个权输入的A0与A0，A1与A1连接起来，输入Z接A0，Y接A1，将第三个输入X直接送至其中一个139的使能端。
38译码器,真值表问题。有没有输出电平正好和下面的真值表相反的38译码...
首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT(0-7)。
LS138，74HC138译码器有3个输入引脚（A0、AA2）和8个输出引脚（Y0-Y7）。将输入引脚（A0、AA2）连接到控制信号源。这些输入引脚用于选择要操作的输出引脚。
低电平有效。38译码器主要是用三位二进制数来控制输出低电平。
使用38译码器实现一个一般逻辑表达式
y1=ac的话 列出真值表，当abc=101或者111的时候 y1=1。当abc=101时，译码器选择y5(即此时y5输出0，其余输出1)将y5和y7接到门电路的与非门即可。y2 y3的实现同理 y2好像可以化简 a先跟bc取异或再跟bc取与 。
由译码器原理可以知道，当AB＝1时，即CBA输入为110或者111。这时Y6或Y7有效。同理，当BC＝1时，即CBA输入为011或11这时Y3或Y7有效。所以只要将Y3，Y6，Y7接在一个三端的或门上就行了。
本次实验使用verilog语言实现3-8译码器的功能并实现WVF的功能性仿真。
逻辑设计题 ：3：8译码器和适当的与非门实现函数的功能。根据给定的逻辑图，分析如下：最终，得出：F = m0 + m6 + m7。用 3-8 译码器的输出 Y0、YY7，再“与非”一下，即可。
用74LS138和74LS20按图13－3接线，74LS20芯片14脚接＋5v，7脚接地。利用开关改变输入Ai、Bi、Ci－1的状态，借助指示灯或万用表观测输出Si、Ci的状态，记入表13－3中，写出输出端的逻辑表达式。
1 0 三八译码器已有成品例如74LS138，74HC138等多种。如果自己做步骤如下：列出真值表（上面已有）列出逻辑算式并简化：例如Y0=A0+A1+A2。Y1=A0+A1+A2非。以此类推 用逻辑电路搭建。
如何利用3-8译码器设计全加器?
首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT(0-7)。
利用3/8译码器实现一位全减器与实现一位全加器异同如下：相同之处：都可以使用3/8译码器来实现。输入信号都包括两个二进制位（A和B）。
与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT（0-7）。
用正相输出的 3-8 译码器、以及或非门，是可以的。
首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。
两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器，扩展成24线译码器不需外接门；扩展成32线译码器，只需要接一个外接倒相器。在解调器应用中，赋能输入端可用作数据输入端。
到此，以上就是小编对于38译码器真值表逻辑化简的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。
